MIPS4KcCPUIP核及其相关SOC的研究与设计

摘要

集成电路随着芯片规模的不断扩大已经进入了片上系统（SOC）时代，基于IP核(Intellectual Property)的设计方式是IC设计发展的必然趋势。拥有自主知识产权的IP核具有很高的通用性和灵活性，可以根据不同需求应用到各种嵌入式系统中。
　　本设计基于面向网络应用的SOC项目，实现了一种完全兼容MIPS4Kc CPU的软IP核，以其为核心构建了包含存储器、串行总线接口等外设的SOC，开发了底层驱动与应用程序，并在Altera公司的开发板上通过了验证。本设计的工作涵盖了硬件和软件两个部分：
　　硬件方面，深入分析MIPS4Kc体系结构，对其进行系统模块划分与Verilog代码实现。流水线采用五级流水，采用级间旁路等方式降低了由数据相关、控制相关、结构相关造成的流水线停顿延迟。采用Wallace-tree改进了乘法器，缩短了乘法运算的时间。数据、指令分别构建了容量为4KB的一级缓存，大大提高了CPU运行的效率。为扩大应用范围，设计了兼容Wishbone总线的大吞吐量总线接口控制器。SOC中集成了存储器、串行总线接口、LED和七段码显示模块。
　　软件方面，设计了CPU的启动代码boot-loader，初始化系统运行环境，针对设计使用的开发板Altera Stratix II DSP Development Board上的硬件资源，开发了串行总线接口等外设的底层驱动程序，并在顶层编写了一个字符回显程序用于验证系统正确性。设计完全兼容MIPS4Kc，软件代码在Linux环境下使用GCC编译。
　　设计使用Modelsim SE进行了模块级验证、极限点验证，使用Quartus II+Modelsim进行了FPGA综合与时序仿真，并最终在FPGA硬件平台上完成验证。验证结果与综合报告表明，设计完全兼容MIPS4Kc，性能达到了设计要求，在FPGA平台上可以在系统时钟为70MHz的条件下运行，且占用资源较少。
　　本设计最终构建了一个基本完整的SOC，涵盖了开发调试中必要的功能部件，CPU核完全兼容MIPS4Kc，可以采用GCC作为开发环境，便于软件开发，为项目所需网络应用SOC设计工作奠定了基础。

目录

中文摘要

英文摘要

目录

1 绪论

1.1 课题研究的背景

1.2 课题研究的意义

1.3 国内外的研究现状及发展趋势

1.4 课题研究内容及研究目标

1.5 论文的内容安排

2 MIPS 4Kc体系结构分析与设计

2.1 流水线

2.2 寄存器文件与ALU模块

2.3 乘除单元MDU

2.4 协处理器

2.5 存储管理单元

2.6 缓存控制器

2.7 总线接口单元

2.8 功率控制模块

2.9 异常处理单元

3 MIPS 4Kc IP核的验证

3.1 汇编器

3.2 模块级验证

3.3 非缓存空间极限点的验证

3.4 缓存空间极限点的验证

3.5 系统验证

4 基于MIPS 4Kc核的SOC设计

4.1 Wishbone总线与MIPS 4Kc的Wishbone接口

4.2 UART模块

4.3 基于FPGA的SOC硬件设计与综合

4.4 SOC的应用软件设计

4.5 仿真与实测运行结果

5 总结与展望

致谢

参考文献

8 附录A.异常处理程序代码

9 附录B.乘除单元的DC综合结果

10 附录C.研究生期间参与的项目