基于数字电视芯片的SD卡接口电路设计

摘要

随着数字电视的普及以及业务的扩展，高清智能化数字电视已成为行业主流，数字高清业务向着网络化发展。高清节目的录播，点播以及智能化管理，对于数字电视以及机顶盒的存储性能要求越来越高。SD卡作为一种支持热插拔的移动存储介质，由于其良好的存储性能以及便携性，在数码产品领域得到广泛应用。本文重要讨论了SD卡在数字电视以及机顶盒芯片中的应用。SD卡接口电路(SDhost)用于主芯片对SD卡的控制，SD host的设计依据SD物理层协议3.0。SD卡接口电路通过SD总线模式与SD卡相连，单独的SD总线对应单独的SD卡。SD host从全局总线GBUS(DDR2/DDR3 memory)复制数据到SD卡以及从SD卡复制数据到GBUS。传输数据长度单元为512字节。SD host从指令总线CUBS接受CPU指令并根据SD总线协议将指令发送至SD卡。SD host将SD卡发送的指令响应存入内部寄存器并通过CBUS反馈到CPU。
　　 SD卡接口电路主要硬件结构包括寄存器配置模块，GBUS仲裁模块，缓冲单元以及SD卡接口时序控制单元。寄存器配置模块CFG用于CPU对SD host内部寄存器的配置是整个电路的控制中心。GBUS仲裁模块用于对GBUS传输数据的操作。缓冲单元用于指令，响应以及数据的缓冲。SD卡接口时序控制单元用于指令的解码以及对SD接口时序的控制。本文对于设计电路的验证环节，通过逻辑功能仿真以及FPGA实现。逻辑功能仿真通过SD host对SD卡行为级模型SDmodule的操作以及验证向量实现。验证向量做为testbench的激励，用于对SD系统指令以及操作模式的仿真。FPGA验证通过C module作为软件驱动程序以及单步指令执行，对例化至FPGA环境中的SD host实际操作过程进行验证。电路综合采用bottom-up的方法，在设置子模块的IO约束时，通过脚本文件对top-down综合之后的时序报告进行分析计算，重点对输入延时和输出延时进行严格约束，以达到较小的建立时间违例。本文提出一种另一种基于library文件格式的bottom-up综合策略，子模块的lib文件依据所选工艺库的格式，对子模块综合后的ddc综合报告进行分析，找到子模块的端口信息包括名称，类型，位宽以及transition和load值等，生成lib文件格式用于顶层模块综合。相对于ddc文件，lib文件综合速度更快，在工程应用中缩短综合周期。