首页> 中文学位 >基于接口逻辑模型的DTMF芯片顶层时序分析及优化设计方法研究
【6h】

基于接口逻辑模型的DTMF芯片顶层时序分析及优化设计方法研究

代理获取

目录

第一个书签之前

概述

选题背景及研究意义

国内外研究现状

论文主要工作和章节结构

论文主要工作

论文章节结构

物理设计的基本理论

展平式物理设计方法

层次化物理设计方法

基于接口逻辑模型的层次化物理设计

小结

双音多频信号收发芯片的展平式物理设计

双音多频信号收发芯片构架与设计要求

DTMF芯片构造

DTMF芯片设计要求

数据的准备

数据的验证

布局规划

布局规划顺序

模块约束类型

电源规划

布局规划结果

实例化单元的放置

障碍物

井连接单元

封头单元

衬垫

标准单元

填充单元

扫描单元

全局物理综合流程及优化方法

全局优化

设计规则违例的修复

时序优化与面积优化

时序再优化

建立时间复原

全局物理综合结果

时钟树综合

时钟数综合参数

时钟树生成与spec文件创建

布线

全局布线

详细布线

本章小结

双音多频信号收发芯片的基于接口逻辑模型的层次化物理设计

芯片规划

插入贯穿

分配引脚

时序预算

芯片物理实现

接口逻辑模型原理

块级物理实现与创建接口逻辑模型

顶层物理实现

芯片组装

本章小结

设计验证与结果分析

时序验证

静态时序分析

时序分析结果

物理验证

设计规则检查

电路规则检查

逻辑等效验证

结果分析

接口逻辑模型方法应用

本章小结

总结与展望

总结

展望

附录A:模块分割的部分脚本

附录B:接口逻辑模型的部分脚本

附录C:芯片组装的部分脚本

基本情况

教育背景

攻读硕士学位期间的研究成果

展开▼

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号