文摘
英文文摘
声明
第一章绪论
1.1数字多路数据总线的应用背景
1.2 MIL-STD-1553B总线的优点与发展状况
1.2.1 1553B总线的优点
1.2.2 1553B总线技术的发展情况
1.3论文的主要研究目标与相关工作
1.4论文的内容安排
第二章总体设计方案与关键应用技术
2.1总体设计方案概述
2.1.1 1553B总线的系统结构
2.1.2总线通讯接口模块设计概述
2.2 1553B总线技术解析
2.2.1 1553B总线的字
2.2.2 1553B命令字
2.2.3 1553B数据字
2.2.4 1553B状态字
2.2.5 1553B消息传输格式
2.3数字信号处理器DSP技术
2.4可编程逻辑门阵列FPGA技术
第三章接口模块的设计与实现
3.1 FPGA硬件电路原理
3.1.1总线控制器模式(BC)
3.1.2远程终端模式(RT)
3.2 FPGA内部功能划分
3.3 FPGA设计指标
3.4模拟收/发器
3.4.1变压器耦合
3.4.2终端特性
3.4.3模拟收发器电路设计
3.5曼彻斯特编解码
3.5.1曼彻斯特编码
3.5.2曼彻斯特解码
3.5.3曼彻斯特编解码模块
3.6 SDRAM控制器
3.7 BC、RT数据存储的格式
3.8总线控制器模式(BC模式)
3.8.1 BC内部各模块工作流程
3.8.2 BC存储格式
3.9远程终端RT设计
3.9.1 RT内部各模块工作流程
3.9.2 RT存储格式
3.10 BC和RT对共有资源的协调
3.11实时时钟RTC的设计与实现
3.12 MIL-STD-1553B双冗余总线的协调
3.13 PCI Local Bus接口
3.14主处理器TMS320F2812
3.14.1主处理器与FPGA的接口电路设计
3.14.2 DSP系统时钟的设计
3.15数字量I/O
3.16串行通信接口SCI
第四章软件系统
4.1软件部分的编译平台简介
4.2 DSP程序的主要功能
4.3 DSP应用程序设计概述
4.3.1 BC工作模式
4.3.2 RT工作模式
4.3.3数字量IO
4.3.4串口
4.3.5 DSP程序列表
4.4 DSP程序的基本结构设计
4.4.1 BC控制字结构
4.4.2 BC消息描述块结构
4.4.3 BC消息发送结构
4.4.4 BC消息接收结构
4.4.5 BC发送帧结构
4.4.6 BC接收帧结构
4.4.7 BC消息重试结构
4.4.8 BC消息重试通道选择
4.4.9 BC消息和帧处理当RT状态字低11位为置位
4.4.10 BC消息和帧处理当消息出错
4.5宿主机应用软件WINDOWS驱动
4.6宿主机应用程序
4.6.1应用程序说明-总线控制器(BC)操作
4.6.2应用程序说明-远程终端(RT)操作
第五章接口模块的总线系统通讯验证
5.1测试系统的设计
5.2板卡的功能验证
5.2.1 1553B总线的BC和RT功能
5.2.2总线控制器到远程终端的传输(BC→RT)
5.2.3远程终端到总线控制器的传输(RT→BC)
5.2.4远程终端到远程终端的传输(RT→RT)
5.2.5广播格式总线控制器到各远程终端的传输(BC→RTs)
5.2.6带数据字的方式指令(发送)的传输
5.2.7数字量IO的实验验证
5.3本章小结
结论
参考文献
附录
攻读硕士学位期间所取得的研究成果
致谢
长安大学;