变步长恒模盲均衡算法的FPGA实现

摘要

信道均衡技术是现代数字通信系统的关键技术，可以有效消除码间干扰，提高通信质量。在信道均衡中，盲均衡由于不需要训练序列而成为目前研究的热点。随着盲均衡算法研究的深入，如何将其应用于实际则逐渐成为继盲均衡算法研究之后的新兴课题。 当今集成电路技术的迅速发展、可编程逻辑器件的相继问世均为盲均衡技术的应用提供了支持和保证。本文研究了基于现场可编程门阵列(FPGA)的变步长恒模盲均衡算法的设计与实现。论文的主要工作在于： (1)在前人的研究基础上，对变步长恒模盲均衡算法进行了优化，使之在运算形式上避免了除法，提高了硬件实现效率。 (2)以浮点运算为基础设计了变步长恒模盲均衡器，该均衡器采用模块化的设计思想，使得完成后系统的各模块在功能上相互独立，更改设计只需改动相应模块即可，为今后的进一步研究提供了便利。 (3)设计了包括信号发生器、误码计数器和显示控制器在内的实验平台，并对变步长恒模盲均衡算法进行了验证。实验平台通过数据及图形的形式输出系统仿真结果。结果表明，所设计的盲均衡器在误码率、收敛速度、信道跟踪能力等方面均有较好的性能。

目录

文摘

英文文摘

声明

第一章绪论

1.1课题背景

1.2课题研究动态

1.3本文内容安排

第二章基于MSE的变步长恒模盲均衡算法

2.1恒模盲均衡算法

2.1.1 Bussgang盲均衡算法

2.1.2恒模盲均衡算法

2.2变步长恒模盲均衡算法

2.2.1步长控制因子的选择

2.2.2基于MSE的变步长恒模盲均衡算法

2.3基于FPGA的变步长恒模盲均衡算法改进

2.3.1对抽头系数迭代公式中R2的优化

2.3.2对步长控制函数的优化

第三章FPGA的分类与结构

3.1可编程逻辑器件的分类

3.2可编程逻辑器件的原理与结构

3.2.1 PROM

3.2.2 PLA

3.2.3 PAL

3.2.4 GAL

3.3 CPLD结构与工作原理

3.3.1逻辑阵列块LAB

3.3.2宏单元

3.3.3扩展乘积项

3.3.4可编程连线阵列PIA

3.3.5 I/O控制块

3.4 FPGA结构与工作原理

3.4.1功能描述

3.4.2逻辑阵列块LAB

3.4.3 LAB互连

3.4.4 LAB的控制单元

3.4.5逻辑单元LE

3.4.6 LUT链和寄存器链

3.4.7加/减信号

3.4.8 LE的操作模式

3.4.9复合通道互连

3.4.10嵌入式存储器

3.4.11I/O结构

第四章盲均衡器的FPGA实现

4.1系统结构

4.1.1系统顶层结构

4.1.2系统文件结构

4.2浮点乘法器与加法器的FPGA实现

4.2.1浮点数的表示

4.2.2浮点数乘法器的实现

4.2.3浮点规格化的实现

4.2.4浮点数加/减法器的实现

4.3横向滤波器模块

4.3.1模块原理及结构

4.3.2数据接口单元

4.3.3滤波器时序控制单元

4.3.4卷积运算单元

4.3.5抽头系数存储部分

4.3.6横向滤波器功能验证

4.4抽头系数调整模块

4.4.1实现算法及模块结构

4.4.2时序控制单元

4.4.3算法实现部分

4.4.4样值存储单元

4.4.5滤波模块与抽头调整模块功能验证

4.5判决与变步长模块

4.5.1判决模块

4.5.2变步长模块原理

4.5.3变步长模块结构

第五章实验平台构建及盲均衡算法验证

5.1实验平台原理及FPGA模块设计

5.1.1信源模拟及FPGA实现

5.1.2信道模拟模块

5.1.3误码计算模块

5.1.4显示模块

5.1.5参数选择

5.2实验数据及结论

5.2.1 2PAM调制信号的均衡实验

5.2.2 4PAM调制信号的均衡实验

第六章结论与展望

参考文献

致谢

攻读学位期间发表的学术论文