基于可重构平台的片上多处理器系统相关技术研究

摘要

传统单核处理器受到功耗及制造工艺的限制，已无法通过提升主频来满足高性能嵌入式应用的需求。因此，学者们提出了片上多处理器系统的研究方向。与多处理器系统相比，片上多处理器系统将处理单元集成在单颗芯片中，减少了通信代价，降低了功耗，进一步提升了系统的整体性能。因此，片上多处理器系统是未来计算机发展的方向和必然趋势。随着研究的不断深入，越来越多的应用被映射到片上多处理器系统中，然而此过程所遇到的一些问题冲击了现有的系统架构，此类问题的核心是如何保证和提高系统的并行效率。为此，本文从通信机制、设计模型、路由算法、拓扑结构等关键领域，展开了深入的研究，并取得了如下创新性成果:
　　(1)提出了一种双模式融合的通信机制。处理器间的通信机制是影响片上多处理器系统性能的关键因素，针对已有通信机制存在通信效率低的问题，提出了一种双模式融合通信机制。该机制根据处理器间交互数据的特征，将其划分为控制类消息和数据类消息，分别采用独立的通道完成传输。基于双模式融合通信机制，提出了复制-分治的任务并行化模型，通过预先对任务复制，减少运行时处理器间的调度开销。基于可重构平台，对双模式融合通信机制进行了实现，并以粒子滤波跟踪算法为例，进行了任务并行化设计。测试结果表明，双模式融合通信机制能够显著提升处理器间的数据交互能力，降低并行开销，提高系统整体的并行效率。
　　(2)提出了一种多层次并行的设计模型。根据应用需求设计合理的系统架构及任务调度方式，是提高异构片上多处理器系统性能的关键。已有的设计模型虽然可以提高系统的并行性，但仍然没有摆脱宏观串行、局部并行的模式。针对以上问题，提出了一种多层次并行的设计模型。将异构系统的设计分解为系统级、事务级和语句级三个层次，通过逐层深入、逐步分解的方式挖掘任务的并行性，提高系统整体性能。以多层次并行模型为基础，基于可重构平台，设计并实现了AVI视频编码及存储系统。测试结果表明，多层次并行模型有效的解决了异构片上多处理器系统的设计问题，提高了系统并行效率。
　　(3)提出了一种基于阻塞感知的局部自适应路由算法。已有路由算法对拓扑网络利用率低，数据包路由过程容易产生局部阻塞，针对此问题，提出了一种基于阻塞感知的局部自适应路由算法。该路由算法采取全局维序、局部自适应的规则，在路由节点间增加阻塞反馈信号，对邻近区域的网络状态进行监控，并能够根据实际情况动态调整路由路径。理论分析及仿真结果表明:该算法具有较高的数据吞吐率和较强的自适应能力。基于可重构平台，对本文提出的算法和XY路由算法进行了实现。对比测试表明，采用本文所提出的算法进行路由时，有多条最短路径可以选择，降低了单一链路的负载。同时，当网络出现阻塞时，可有效的绕过阻塞区域，提高系统的并行性。
　　(4)提出了一种基于折半思想的拓扑结构。NoC型片上多处理器系统中，主节点与其它节点的数据交互频率要远高于普通节点间的交互频率，而目前的拓扑结构研究并没有面向这一特征进行优化设计。针对此问题，提出一种新型的拓扑结构Half-Mesh。该拓扑通过增加行、列头节点与普通节点间横向、纵向长连线，缩短了头节点与同维的中心节点间距离，继而减小了整个NoC网络的平均路径长度。针对Half-Mesh拓扑结构，提出了HTF-XY路由算法，采取分区路由策略，既缩短了不同区域内节点间的路径长度，又提升路由的自适应性。基于可重构平台，实现了网络规模为7×7的Half-Mesh拓扑结构及HTF-XY路由算法。测试结果表明，Half-Mesh拓扑结构提升了头节点与其它节点的交互能力，降低了整个片上网络的路由延迟，提高系统的并行性。

目录

声明

摘要

第1章 绪论

1．1 课题背景及研究目标和意义

1．2 片上多处理器系统研究体系

1．2．1 总线型MPSoC研究现状

1．2．2 NoC型MPSoC研究现状

1．3 可重构系统研究现状

1．4 片上多处理器系统面临的挑战

1．5 本文主要创新性工作

1．6 论文组织结构

第2章 基于双模式融合的通信机制研究

2．1 MPSoC系统的通信机制的相关研究

2．2 基于双模式融合的通信机制

2．2．1 双模式融合通信机制

2．2．2 双模式融合通信的实现

2．2．3 双模式融合通信机制性能分析

2．3 基于双模式通信机制的任务并行化设计

2．3．1 任务并行化模型

2．3．2 复制-分治的任务并行化方法

2．4 基于粒子滤波算法的并行化验证

2．4．1 粒子滤波跟踪算法的串行实现

2．4．2 粒子滤波算法的并行化设计及实现

2．4．3 并行性能测试

2．5 小结

第3章 基于多层次并行的设计模型研究

3．1 异构MPSoC模型相关研究

3．2 基于多层次并行的异构MPSoC模型

3．2．1 层次化异构MPSoC架构

3．2．2 基于缓存机制的数据一致性

3．2．3 多层次存储结构

3．3 基于MLPM模型的AVI视频编码及存储异构MPSoC设计

3．3．1 基于MLPM模型多层次的划分

3．3．2 基于软硬件协同的系统级任务调度

3．3．3 通用型处理器的优化

3．3．4 基于混合并行模式的AVI编码核设计

3．3．5 基于多路并行写入的SD控制核设计

3．4 视频压缩及存储异构系统性能验证

3．5 小结

第4章 基于阻塞感知的局部自适应路由算法研究

4．1 路由算法相关研究

4．2 基于阻塞感知的TF-XY路由算法

4．2．1 基于阻塞感知的TF-XY算法

4．2．2 TF-XY算法描述

4．3 基于TF-XY路由算法的路由节点的FPGA实现

4．4 TF-XY路由算法性能分析

4．4．1 TF-XY路由算法特性分析

4．4．2 仿真环境下性能对比分析

4．5 基于可重构平台的对比测试

4．5．1 路由节点内部数据包传输测试

4．5．2 路由算法可达性测试

4．5．3 路由算法自适应性测试

4．6 小结

第5章 基于折半的Half-Mesh拓扑结构研究

5．1 NoC拓扑结构相关研究

5．2 基于折半的Half-Mesh拓扑结构

5．2．1 NoC拓扑结构的问题模型

5．2．2 Half-Mesh拓扑结构设计

5．3 Half-Mesh拓扑结构特征分析

5．4 面向Half-Mesh的HTF-XY路由算法

5．5 基于可重构平台的Half-Mesh拓扑实现

5．6 Half-Mesh拓扑的性能分析

5．6．1 同维结构下对比测试

5．6．2 2维结构分区路由对比测试

5．6．3 阻塞情况下路由对比测试

5．6．4 资源使用对比

5．7 小结

第6章 结论与展望

6．1 结论

6．2 展望

参考文献

致谢

在学期间发表的学术论文

附录