MASH结构Sigma-DeltaADC的设计与实现

摘要

Sigma Delta ADC采用了过采样和噪声整形技术，相比传统的奈奎斯特ADC更容易实现更高的分辨率，且Sigma Delta ADC在精度、速度以及功耗方面实现了很好的折衷，因此受到了广泛的重视与研究。本文的主要工作是设计一款 MASH结构Sigma Delta ADC。
　　Sigma Delta ADC主要包含Sigma Delta调制器与数字抽取滤波器两个部分，本文对比了不同结构电路的性能差别，最终根据设计要求确定电路实现结构与设计参数。调制器部分采用了64倍过采样的2-2 MASH结构，其中积分器采用全差分结构的开关电容电路，且第一级积分器采用斩波稳定技术来减小1/ f噪声对电路的影响，运算放大器采用全差分结构与增益提高技术，量化器采用高速动态锁存比较器电路；考虑到电路的面积与功耗，数字抽取滤波器部分采用了64倍降采样的5级递归结构级联梳状滤波器（CIC滤波器）。本文借助simulink工具实现调制器与数字滤波器的系统建模与仿真，最后利用Cadence与Synopsys的相关工具实现电路的设计与仿真。
　　本文采用了MXIC的0.5μm L50w CMOS工艺实现Sigma-Delta ADC电路的版图设计，版图总面积约为3.45×2.56mm2，电源电压为5V。根据本文设计的Sigma-Delta ADC电路仿真结果：在采样频率为1MHz，过采样率为64，信号带宽为7.8KHz条件下，信噪比达到了112.1d B，有效位达到了17.1位，满足了设计指标。

目录

声明

第一章 绪论

1.1 课题背景与意义

1.2 国内外相关产业和技术现状

1.3 主要研究内容与结构

第二章 Sigma-Delta ADC基本原理

2.1 Sigma-Delta ADC概述

2.2 Sigma-Delta调制器基本原理

2.3 数字抽取滤波器基本原理

2.4 Sigma-Delta ADC主要性能指标

2.5 本章小结

第三章 Sigma-Delta ADC的系统设计

3.1 设计指标

3.2 Sigma-Delta ADC系统结构

3.3 Sigma-Delta调制器拓扑结构及相关参数确定

3.4 数字抽取滤波器拓扑结构及相关参数确定

3.5 Sigma-Delta ADC系统建模

3.6 Sigma-Delta ADC性能仿真

3.7 非理想因素介绍

3.8 本章小结

第四章 Sigma-Delta调制器的电路设计

4.1 整体电路结构设计

4.2 开关电容积分器设计

4.3 全差分运算放大器模块设计

4.4 一位量化器设计

4.5 一位反馈DAC设计

4.6 两相非交叠时钟电路设计

4.7 调制器噪声抵消单元设计

4.8 Sigma-Delta调制电路性能仿真

4.9 本章小结

第五章 Sigma-Delta ADC数字部分电路前端设计

5.1 调制器噪声抵消单元RTL代码设计

5.2 CIC抽取滤波器的RTL代码设计

5.3 时钟分频模块RTL代码设计

5.4 串行接口及控制模块的RTL代码设计

5.5 ADC数字部分综合与验证

5.6 本章小结

第六章 Sigma-Delta ADC整体电路设计与仿真

6.1 Sigma-Delta ADC电路结构

6.2 Sigma-Delta ADC版图设计

6.3 Sigma-Delta ADC整体电路版图

6.4 本章小结

第七章 总结与展望

7.1 总结

7.2 展望

参考文献

攻读学位期间公开发表的论文与申请专利

致谢