光纤通信系统STM-64/256和万兆以太网时钟产生及恢复集成电路设计

摘要

70年代以来，以光纤为传输线路的局域网LAN,城域网MAN(MetropolitanAreaNetworks)，广域网WAN(WideAreaNetworks)，异步传递模式ATM(AsynchronousTransferMode)，和同步数字体系SDH(SynchronousDigitalHierarchy)等一系列高速数字通信标准相继建立。 随着SDH标准向STM-64(10-Gb/s)和STM-256(40-Gb/s)提升，系统对芯片速度提出了更高的要求。GaAs工艺的器件具有很高的载流子迁移率，且衬底为半绝缘体，因此适用于超高速和高频电路中。万兆以太网标准(802.3ae)是以太网标准(IEEE802.3)的成功扩展，它使用了与802.3相同的载波监听/冲突检测(CSMA/CD)机制、拓扑结构和帧格式，支持LAN、MAN和WAN并与SDH和OC-192兼容。 本文介绍了万兆以太网系统标准IEEE802.3ae，给出了系统物理层时钟产生模块的技术指标。针对目前应用最为广泛的锁相环(PLL)技术，文章作了较为详细的分析。在此基础上提出了一种新型的时钟恢复电路(CRC)结构－注入同步结合锁相环(IPLL)型CRC。该结构的CRC具有同步振荡器(SO)和PLL的长处。解决了简单PLL电路易失锁，SO的稳定性差的问题。定时抖动和相位噪声是设计时钟产生(GE)和时钟恢复电路时需要考虑的一个重要问题。文中介绍了抖动和相位噪声的定义、分析和优化方法。 第三章给出了基于0.18um-CMOS(互补金属氧化物半导体)工艺、采用环形结构的11GHz压控振荡器(VCO)的电路设计、模拟结果、最终的版图和测试结果。第四章给出了基于0.2umGaAsPHEMT工艺、采用简单PLL结构的GE电路设计、模拟结果、版图和测试结果。第五章给出了基于0.2umGaAsPHEMT工艺的IPLL的电路设计、模拟结果和版图。

目录

文摘

英文文摘

东南大学学位论文独创性声明及东南大学学位论文使用授权声明

第一章引言

第二章时钟产生与锁相环原理

第三章工艺介绍

第四章基于0.18 um CMOS工艺的10GHz VCO设计

第五章基于0.2 um GaAs PHEMT工艺的万兆以太网时钟产生电路芯片设计

第六章基于0.2 um GaAs PHEMT工艺的40 GHz时钟恢复电路芯片设计

第七章总结

致谢

附录