基于深亚微米CMOS工艺的超高速时钟数据恢复集成电路设计

摘要

随着通信技术的飞速发展，光纤通信成为当前研究的热点。光纤传输系统集成电路的研究则是热点中的热点。时钟数据恢复电路是光纤传输系统集成电路的关键部分，它的最高工作速率制约着整个通信系统的最高工作速率，因此超高速时钟数据恢复电路的研究有着举足轻重的地位。 本文首先从理论上讨论了时钟恢复电路的基本原理与构造，重点放在时钟恢复电路的核心．锁相环的原理和构造上。研究了时钟恢复电路的噪声问题，特别针对锁相环的噪声和抖动问题作了详细的分析。然后设计了锁相环电路的行为级模型。最后设计了一个超高速时钟数据恢复集成电路。 在电路技术方面，本文研究了电荷泵锁相环型时钟恢复电路，提出了采用半速率五点采样鉴相器、LC振荡器、电荷泵和环路滤波器组成半速率锁相环型时钟数据恢复电路的设计方案。采用0．18μm CMOS工艺设计了10Gb/s单片时钟数据恢复电路。输入速率为10Gb/s长度为211-1的伪随机序列时，恢复出的时钟抖动峰峰值为12ps，恢复出的数据抖动峰峰值为11．4ps。 论文给出了以C语言为基础描述的CDR行为级模型和基于0．18μm CMOS工艺，采用半速率锁相环结构的时钟数据恢复电路的设计和前仿真结果。前仿真结果表明，采用该方案的时钟数据恢复电路工作正常，达到了设计要求。

目录

文摘

英文文摘

声明

第1章 绪 论

1.1 光纤通信系统

1.1.1 概述

1.1.2 光纤数字通信标准与协议

1.1.3 光纤系统的组成

1.1.4 数字光纤通信系统的主要性能指标

1.2 工艺选择与设计指标

1.3 论文组织

第2章 时钟数据恢复电路的基本原理

2.1 时钟数据恢复概述

2.1.1 非归零(NRZ)数字信号特性

2.1.2 时钟恢复电路的类型

2.1.3 基于锁相环的时钟数据恢复电路

2.1.4 基于过采样的时钟数据恢复电路

2.1.5 总结

2.2 锁相环基本结构与环路分析

2.2.1 锁相环的基本结构与线性模型

2.2.2 锁相环的动态特性

2.2.3 电荷泵锁相环

2.2.4 锁相环稳定性

第3章 时钟数据恢复电路的相位噪声与抖动

3.1 相位噪声与抖动基本概念

3.1.1 相位噪声

3.1.2 抖动

3.1.3 相位噪声和抖动的关系

3.2 锁相环的相位噪声

3.2.1 输入端相位噪声对锁相环的影响

3.2.2 VCO相位噪声对锁相环的影响

3.2.3 电源噪声对锁相环输出抖动影响

第4章 时钟数据恢复电路的行为级模型

4.1 时钟数据恢复电路行为特性建模方法

4.1.1 锁相环辅助环路行为级模型

4.1.2 时钟数据恢复电路主环路行为级模型

4.2 时钟数据恢复电路行为特性模型种类

4.2.1 采用Hogge PD(Linear Type)的CDR架构

4.2.2 采用Alexander PD(Binary Type)的CDR架构

4.2.3 半速率三点过采样CDR架构

4.2.4 半速率五点过采样CDR架构

4.2.5 数字相位内插(Digital phase interpolator)CDR架构

4.2.6 模拟相位内插(Analog phase interpolafor)CDR架构

4.3 CDR建模方法的局限性，应用场景范围

第5章 时钟数据恢复电路的设计

5.1 系统方案

5.1.1 系统结构特点

5.1.2 系统环路参数设计

5.2 时钟数据恢复单元电路设计

5.2.1 锁存器

5.2.2 异或门

5.2.3 半速率五点采样鉴相器

5.2.4 电荷泵与低通滤波器

5.2.5 压控振荡器

5.3 时钟数据恢复电路系统仿真

5.3.1 时钟数据恢复电路仿真

5.3.2 时钟数据恢复电路综合指标

第6章 总结与展望

参考文献

致 谢

附件：攻读硕士学位期间发表的论文