首页> 中文学位 >16bit 100MSPS流水线ADC中关键模块的设计
【6h】

16bit 100MSPS流水线ADC中关键模块的设计

代理获取

目录

声明

摘要

第一章 绪论

1.1 课题的目标和意义

1.2 国内外研究现状

1.3 论文的研究工作和主要内容

1.4 论文的结构

第二章 流水线ADC概述

2.1 流水线ADC的工作原理

2.2 流水线ADC的主要性能参数

2.2.1 静态参数

2.2.2 动态参数

2.3 数字校正算法

2.4 流水线ADC的主要电路模块

2.4.1 采样保持电路

2.4.2 乘法数模转换器

2.4.3 子模数转换器

2.4.4 参考电压缓冲器

2.4.5 时钟产生电路

2.5 系统分析与功耗优化

2.5.1 功耗分析

2.5.2 热噪声与功耗优化

2.5.3 级电路分辨率的选择与功耗优化

2.6 本章小结

第三章 关键模块的基本理论

3.1 MDAC的工作原理

3.2 MDAC的误差分析

3.2.1 电容失配

3.2.2 运放的有限带宽

3.2.3 运放的有限增益

3.2.4 运放的非线性

3.2.5 运放的失调电压

3.2.6 开关的非理想因素

3.2.7 时钟抖动

3.2.8 MDAC的噪声

3.3 Sub-ADC的工作原理和误差分析

3.4 比较器的工作原理和分类

3.4.1 放大器型比较器

3.4.2 锁存型比较器

3.5 比较器的误差分析

3.6 本章小结

第四章 关键模块的电路设计

4.1 16bit 100MSPS流水线ADC的整体结构

4.2 MDAC的结构设计

4.2.1 MDAC常见的结构

4.2.2 本文中MDAC的结构

4.3 运算放大器的设计

4.3.1 运算放大器指标的确定

4.3.2 运算放大器的基本结构

4.3.3 共模反馈电路

4.3.4 本文设计的运算放大器和仿真结果

4.4 栅压自举开关的设计

4.4.1 栅压自举开关的原理

4.4.2 传统的栅压自举开关

4.4.3 本文设计的栅压自举开关和仿真结果

4.5 比较器的设计

4.5.1 比较器的常见结构

4.5.2 本文设计的比较器和仿真结果

4.6 Sub-ADC的设计

4.6.1 Sub-ADC的整体结构

4.6.2 Sub-ADC的仿真结果

4.7 第一级电路的仿真

4.8 本章小结

第五章 版图设计和后仿真

5.1 版图设计概述

5.2 版图实现

5.3 后仿真

5.4 本章小结

第六章 总结与展望

6.1 总结

6.2 展望

致谢

参考文献

作者简介

展开▼

摘要

模数转换器(ADC)是电子系统中必不可少的组成部分。高速高精度ADC广泛应用于通信系统、医学成像、消费类电子产品、仪器仪表和数据采集等领域。流水线模数转换器能够在速度、精度和功耗之间取得很好的平衡,是实现高速高精度模数转换的主要选择。乘法数模转换器(MDAC)和比较器作为流水线ADC的关键模块,对整个流水线ADC的性能有着重要的影响。 本文的主要工作是设计高速高精度流水线ADC中MDAC和比较器等关键模块。论文总结了流水线ADC的研究背景和研究现状;分析了流水线ADC的工作原理、数字校正算法和组成流水线ADC的主要电路模块,以及流水线ADC中速度、精度与功耗之间的关系;详细阐述了MDAC和比较器的基本理论;在综合考虑速度、精度和功耗等因素的基础上,设计了16bit100MSPS流水线ADC的系统架构;基于0.18μmCMOS工艺具体设计了包括MDAC和比较器在内的第一级电路。MDAC采用3.5bit的电荷转移结构;设计了一种改进的栅压自举开关,获得了更高的线性度和采样精度;采用两级运放的结构,利用增益提高、电流循环和混合补偿等技术设计了一款高增益高带宽的运算放大器;设计了一种包含预放大器和输出缓冲器的开关电容比较器。前仿真结果表明,当采样时钟频率是100MHz,输入信号频率是10.059MHz时,输出信号的SNDR和SFDR分别是80.5dB和98.1dB,功耗为82mW。 本文完成了MDAC和比较器等关键模块的版图设计和后仿真。后仿真结果表明,在采样时钟频率和输入信号频率与前仿真相同的条件下,输出信号的SNDR和SFDR分别是78.2dB和95.0dB,功耗为86mW,满足系统的设计要求。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号