12Bit 400KHz带宽连续时间带通Delta-Sigma ADC设计

摘要

近十年以来，大量通信服务以及无线标准收发器，都把重点放在宽带处理以适应越来越高的数据吞吐率。同时便携移动通信电子应用的高速发展更是推动发展了低功耗、低成本、长待机、高性能等的系统要求。连续时间Δ∑ADC由于在功耗、带宽和精度之间有较好的折衷，近年来发展迅速。连续时间带通Δ∑ADC(Continuous Time Bandpass Delta Sigma ADC，CTBPDS-ADC)可实现高频高精度的模数转换，非常适合中频转换结构的无线收发器的设计。
　　本论文研究设计一款400KHz带宽、12bits有效精度的连续时间带通Δ∑ADC。论文调研了CTBPDS-ADC国内外发展现状，介绍了Delta Sigma调制器的基本工作原理、离散时间和连续时间调制器的区别以及相互转换的方法;利用信号量化噪声比公式，比较分析了几种常用的高阶调制器的拓扑结构，确定了五阶1.5比特量化调制器;根据功耗、设计复杂度等，选用级联谐振器前馈型结构;为了调整零点位置，引入两处局部反馈;使用IIT方法转换离散时间域到连续时间域;在连续时间域中，对电路子模块的非理想特性进行设计仿真，包括运放的有限直流增益、有限增益带宽积、反馈DAC的非线性问题、过量环路延时等;由于系统对前级积分器的要求较高，第一级采用RC积分器，后四级采用GmC积分器，使用MOS管线性化技术;前馈求和也是用GM跨导单元进行电流和相加;量化器部分将采样与比较放在一起，使用开关电容采样并放大，比较器采用预放大锁存结构，具有速度快、功耗低的优点;反馈DAC采用电流舵DAC实现;采用了主从偏置技术，极大降低了电流源失配的影响;设计抽取滤波器并进行了整体电路仿真和版图设计。
　　基于SMIC0.18μm CMOS工艺设计了相应的电路，并进行了仿真验证。在电源电压为1.8V，时钟频率为32MHz，32倍过采样，输入幅度为600mV条件下，后仿真结果SNR为82dB，SFDR为92.2dB，ENOB约为13bit，ADC中调制器功耗仅为4mW左右。

目录

声明

摘要

第一章 绪论

1．1 课题背景及研究意义

1．1．1 课题背景

1．1．2 研究意义

1．2 国内外研究现状

1．3 论文研究内容及意义

1．4 论文组织结构

第二章 Delta Sigma ADC原理简述

2．1 ADC工作原理和性能指标

2．1．1 ADC量化噪声

2．1．2 ADC性能指标

2．2 ΔΣADC基本原理

2．2．2 过采样原理

2．2．3 噪声整形原理

2．2．4 量化器增益k和位数B

2．3 高阶调制器

2．3．1 单环高阶结构

2．3．2 MASH结构

2．3．3 高阶调制器的稳定性

2．3．4 高阶调制器的拓补结构

2．4 离散时间与连续时间调制器的对比

2．5 本章小结

第三章 连续时间ΔΣ调制器系统设计

3．1 调制器拓补结构选取

3．2 调制器设计参数确定

3．3 离散时间域(DT)到连续时间域(CT)的转换

3．4 缩放(scaling)

3．5 带通设计

3．6 非理想模型的仿真

3．6．1 运放的有限直流增益

3．6．2 运放的有限增益带宽

3．6．3 增益误差的影响

3．6．4 ELD对调制器的影响

3．7 本章小结

第四章 抽取滤波器设计

4．1 抽取滤波器功能

4．2 抽取滤波器指标

4．3 抽取滤波器结构

4．4 抽取滤波器结构具体设计

4．5 模型与测试仿真

4．6 CSD编码

4．7 相干采样

4．8 本章小结

第五章 系统电路版图设计

5．1 系统电路结构

5．2 反馈DAC

5．3 第一级RC积分器及其噪声分析

5．4 GmC积分器结构

5．41 GmC线性化方法

5．42 主从偏置结构

5．43 CMFB结构

5．5 量化器

5．6 带通结构

5．7 系统仿真

5．8 版图设计与后仿

5．9 本章小结

第六章 总结与展望

6．1 工作总结

6．2 工作展望

致谢

参考文献

作者简介