声明
摘要
图
表
第一章 绪论
1.1 研究背景与意义
1.2 研究现状
1.2.1 可重构寄存器文件概述
1.2.2 国内外研究现状
1.3 论文研究内容和创新点
1.3.1 论文的主要工作
1.3.2 论文的创新点
1.4 论文组织结构
第二章 面向分组密码算法的可重构处理器设计
2.1 前言
2.2 分组密码算法特征
2.2.1 分组密码算法
2.2.2 分组密码特征
2.3 面向分组密码算法的可重构处理器设计模型
2.3.1 可重构密码处理器行为级模型
2.3.2 可重构密码处理器寄存器传输级模型
2.4 本章小结
第三章 分组全互联的分布式全局寄存器文件研究
3.1 前言
3.2 研究现状分析
3.3 提出全局寄存器文件的性能模型
3.3.1 可重构计算软件流水的原语
3.3.2 可重构计算软件流水的性能评估
3.3.3 基于可重构计算软件流水的全局寄存器文件性能模型
3.4 基于可重构阵列结构与映射场景的全局寄存器文件性能评估
3.4.1 面向有限重构阵列规模与可变全局寄存器文件深度的性能评估
3.4.2 面向有限重构阵列规模与可变全局寄存器文件宽度的性能评估
3.4.3 面向可变重构配置效率与可变全局寄存器文件深度的性能评估
3.5 一种基于面积效率优化的分布式全局寄存器文件结构的提出
3.5.1 性能约束下全局寄存器文件的面积分析
3.5.2 分布式全局寄存器文件结构的优化设计
3.6 实验与分析
3.7 本章小结
第四章 多端口统一结构的跨域寄存器文件研究
4.1 前言
4.2 研究现状分析
4.3 面向多种分组密码算法的S-box约束研究
4.3.1 S-box的算法特征分析
4.3.2 S-box对局部寄存器文件的设计约束
4.4 一种多端口统一结构的跨域寄存器文件的提出
4.4.1 寄存器文件的面积表达式
4.4.2 寄存器文件的面积参数分析
4.4.3 S-box特征约束下的架构参数探索
4.4.4 多端口统一结构的跨域寄存器结构设计
4.5 实验与分析
4.6 本章小结
第五章 基于混合寄存器文件的可重构密码处理器实现与分析
5.1 前言
5.2 可重构密码处理器硬件结构设计
5.2.1 可重构计算单元结构设计
5.2.2 可重构寄存器文件设计
5.2.3 可重构阵列互联单元
5.2.4 可重构密码阵列结构设计
5.2.5 可重构密码处理器结构设计
5.3 可重构密码处理器验证及物理设计
5.3.1 可重构密码处理器的FPGA验证
5.3.2 可重构密码处理器的物理设计
5.4 可重构混合寄存器文件架构的对比与分析
5.4.1 混合寄存器文件的性能对比
5.4.2 混合寄存器文件的面积对比
5.4.3 混合寄存器文件的面积效率对比
5.5 可重构密码处理器的对比分析
5.5.1 多种算法在可重构密码处理器的实验结果对比
5.5.2 与多种计算平台的实验结果对比
5.6 本章小结
第六章 总结与展望
6.1 总结
6.2 展望
致谢
参考文献
博士阶段获得的研究成果