一种基于统计分布的近阈值电路时序分析方法的实现

摘要

一直以来，降低电路工作电压是低功耗设计中的一种有效手段。但是，随着电压的降低，工艺参数局部波动对电路性能的影响也随之加剧。这使得传统基于工艺角的静态时序分析方法过度悲观地估计电路延时，而不再适用于近阈值设计。普通的统计静态时序分析方法将单元延时作为高斯分布处理，并不能准确反映近阈值下的情况。因此，需要一种支持单元延时为非高斯分布的高效统计静态时序分析方法。
　　本文从单元表征和路径时序分析两方面，给出了一种适用于近阈值的统计静态时序分析方法。在单元表征中，本文采用工作点算法得到单元延时分布的离散值，同时，针对工作点算法仿真量大，运行时间长的问题，提出了采用逆高斯模型拟合单元延时分布的方法。理论的分析结果显示，逆高斯模型拟合方法可以将仿真量降低到原来的1/12。在路径的时序分析中，本文充分考虑了单元延时之间的相关性，并通过将路径延时求解问题转换为计算单元工作点的算法问题，实现了路径的统计静态时序分析。最后，本文结合数据路径的静态时序分析和时钟路径的统计静态时序分析两种方法，剔除了电路中95％以上的非关键路径，极大地加速了电路的时序收敛。
　　本文采用ISCAS89基准电路和Cortex-M3电路，基于SMIC40nm LP工艺平台对本文方法进行了测试验证和对比分析。结果表明，在保证单元表征误差在10％以内的前提下，逆高斯模型拟合的方法可以将表征时间减少85％以上。在路径的时序分析中，电路随机路径的3σ延时与蒙特卡洛仿真结果相比较，误差在10％以内。

目录

声明

摘要

第一章 绪论

1．1 课题背景及意义

1．2 国内外研究现状

1．3 设计思路、主要内容和设计指标

1．4 论文的主要工作和结构安排

第二章 统计静态时序分析原理

2．1 时序分析基本原理

2．1．1 静态时序分析基本原理

2．1．2 建立时间和保持时间

2．2 先进工艺下静态时序分析方法

2．2．1 片上波动

2．2．2 先进片上波动

2．3 统计静态时序分析方法

2．3．1 基于路径的统计时序分析

2．3．2 基于模块的统计时序分析

2．3．3 基于空间参数变化的统计时序分析

2．3．4 基于蒙特卡洛仿真的统计时序分析

2．4 本章小结

第三章 快速统计静态时序分析算法的设计与实现

3．1 标准单元表征

3．1．1 单元表征中的随机变量

3．1．2 最大概率工作点理论

3．1．3 单元表征实现流程

3．2 单元延时的解析模型

3．2．1 单元延时建模

3．2．2 计算输出传输时间

3．2．3 单元表征运行时间

3．3 路径的时序分析

3．3．1 路径时序分析中的工作点理论

3．3．2 路径的建立时间和保持时间

3．3．3 路径统计静态时序分析实现流程

3．3．4 减少关键路径

3．4 本章小结

第四章 统计静态时序分析方法验证和准确性评估

4．1 单元表征的实现

4．1．1 低电压下参数选取

4．1．2 表征中解析模型的实现

4．1．3 单元表征的时序库

4．2 单元表征结果验证及分析

4．2．1 表征的准确性验证

4．2．2 单元表征中运行时间对比

4．3 路径统计静态时序分析的实现和验证

4．3．1 路径时序分析实现

4．3．2 路径分析时间比较

4．3．3 路径延时准确性验证

4．4 案例分析

4．5 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

致谢

参考文献

作者简介