低功耗可扩展FFT专用集成电路的设计

摘要

由于数字信号处理具有精度高、灵活性好、抗干扰能力强、易于大规模集成等优点,目前已在众多领域取代了传统的模拟信号处理。在各种数字信号处理算法中起着核心作用的是离散傅里叶变换(DFT),但是由于离散傅里叶变换计算量大,且要求占用的内存大,难以实现实时处理,限制了其应用。Cooley和Tukey在1965年提出的快速傅里叶变换算法(FFT)使离散傅里叶变换的运算速度提高了几百倍,解决了数字信号处理实现和应用的瓶颈,快速傅里叶变换处理器也因此成为数字信号处理中最基本也是最重要的一个单元,目前已广泛地应用于数字通信、语音信号处理、图象处理、生物医学工程、雷达、地震、天文等领域。
　　 由于专用集成电路在功耗方面的优势,本课题采用ASIC方法对FFT处理器进行设计,并且将该FFT处理器设计成可扩展的,可以根据需要配置进行8点、16点、32点、64点、128点、256点、512点和1024点的运算。本文首先阐述了数字信号处理理论中快速傅立叶变换的理论基础,通过对比不同基算法的复杂度以及对功耗的影响,采用按时间抽取的基2算法设计该FFT处理器。然后讨论了FFT的顺序结构、级联结构、并行结构和阵列结构,本设计根据低功耗的要求选扦了顺序结构。本设计还将长位宽的存储器分割成两个短位宽的存储器,并在蝶形运算单元中通过数学变换将实数乘法器的个数从4个减少为3个,进一步降低了功耗。通过对乘法器的讨论,选择使用了改进的Booth编码乘法器。本文还对存储器的地址生成算法进行了详细的讨论。该FFT处理器在存储器读写和蝶形单元的运算之间采用流水线方法,提高了处理速度。此外,本文还对设计的各个阶段运用的低功耗方法进行了阐述,对功耗进行了分析。
　　 该低功耗可扩展的FFT处理器采用Vcrilog HDL进行代码编写,用Modelsim进行功能仿真,用Xilinx的FPGA进行了验证,最后采用SMIC0.18μm CMOS工艺库进行综合及布局布线,并根据项目需要成功实现了扩展为8-256点的FFT处理器的流片。测试结果表明:该FFT处理器的计算误差低于3％;进行256点FFT运算需要2063个时钟周期:在1.8V工作电压下,其平均功耗约为1.17 mW/MHz。该设计在功耗、速度和计算精度上都达到了预期的目标。

目录

文摘

英文文摘

第1章 绪论

1.1 选题背景及意义

1.2 快速傅里叶变换的研究意义及现状

1.3 集成电路概述

1.3.1 集成电路技术的发展及ASIC的特点

1.3.2 ASIC设计流程及规范

1.4 低功耗设计概述

1.5 论文的主要内容、结构及创新点

1.5.1 论文的主要研究内容与结构

1.5.2 设计的创新点

第2章 快速傅里叶变换的理论及算法

2.1 离散傅里叶变换

2.2 快速傅里叶变换

2.2.1 基2按时间抽取算法

2.2.2 基4按时间抽取算法

2.3 FFT算法选择

第3章 FFT处理器硬件结构的研究与设计

3.1 FFT硬件结构的研究

3.1.1 顺序结构

3.1.2 级联结构

3.1.3 并行结构

3.1.4 阵列结构

3.2 FFT硬件结构的设计

第4章 FFT处理器的电路设计

4.1 存储器的选择

4.2 蝶形运算单元

4.2.1 复数乘法的改进

4.2.2 实数乘法器的设计

4.3 地址生成单元

4.3.1 数据存储器初始化地址

4.3.2 数据存储器读写地址

4.3.3 旋转因子存储器读地址

4.4 控制单元

4.4.1 存储器初始化

4.4.2 蝶形运算

4.4.3 数据输出

第5章 低功耗策略

5.1 算法级低功耗策略

5.2 结构级低功耗策略

5.3 寄存器传输级低功耗策略

5.3.1 门控时钟

5.3.2 操作数隔离

第6章 设计实现与验证分析

6.1 功能验证

6.2 逻辑综合

6.3 物理设计

6.4 功耗分析

6.5 芯片测试

结论

参考文献

致谢

附录A 攻读学位期间发表的学术论文

附录B 芯片测试板的PCB图