嵌入式二维图形硬件加速引擎研究与设计

摘要

在航空、航海、武器装备、医疗仪器、测量设备、移动通信等多个领域的嵌入式系统中,图形显示大多以二维图形为主。显示系统对图形显示的分辨率、实时性、图形质量、画面真实感、系统功耗等都有较高的要求。因此研究实现一款面向嵌入式二维图形显示的功能齐全、性能卓越的硬件加速器具有十分重要的意义和价值。
　　基于对现有嵌入式二维图形加速器的分析研究,课题开发了一款二维图形加速功能完善、性能良好的嵌入式二维图形硬件加速引擎。在课题设计实现过程中,所做的主要研究及创新性工作有:
　　(1)回顾了图形加速技术和图形处理器的发展历史;分析了嵌入式图形加速技术的国内外发展现状;阐述了课题研究的意义。
　　(2)定义了一款嵌入式二维图形硬件加速引擎的总体结构,并根据系统功能进行模块划分。
　　(3)采用“自顶向下”的方法完成系统整体设计。内部模块采用流水线设计以加快系统工作速度。深入研究了二维图形处理算法,选取或提出合适的算法实现相应的功能。改进了椭圆中点算法,将原算法中的浮点数处理转为整数处理以便与硬件实现;将算法的像素点输出改进为水平线段输出以提高输出效率。二维图形的处理都采用水平线段填充的思想以提高数据处理效率。
　　(4)在加速引擎中引入了专用图形数据Cache作为引擎与DDR2存储器的数据交互通道,避免引擎对存储器进行频繁而琐碎的访问,可以有效地提高数据访问效率和系统工作速度。
　　(5)完成了硬件设计的功能仿真、FPGA验证及性能评估。
　　仿真和验证结果表明,该嵌入式二维图形硬件加速引擎的工作时钟可以达到100MHz以上;能够快速有效地完成各种预期功能,性能优良;平均绘图速度为软件绘图的16至20倍,显著地提高了嵌入式图形显示系统的速度。

目录

封面

声明

中文摘要

英文摘要

目录

第1章 绪论

1.1 课题背景

1.2 课题来源及论文内容安排

1.3 本章小结

第2章 嵌入式二维图形硬件加速引擎结构

2.1 嵌入式二维图形加速概述

2.2 嵌入式图形处理系统结构

2.3 嵌入式二维图形硬件加速引擎结构

2.4 本章小结

第3章 嵌入式二维图形硬件加速引擎接口设计

3.1 软件接口设计

3.2 硬件接口设计

3.3 本章小结

第4章 嵌入式二维图形硬件加速引擎模块设计

4.1 二维图元硬件加速模块设计

4.2 水平填充模块设计

4.3 图形数据Cache具体设计

4.4 本章小结

第5章 加速引擎功能仿真及FPGA验证

5.1 功能仿真

5.2 FPGA功能验证

5.3 本章小结

结论

参考文献

附录A 攻读学位期间所发表的学术论文目录

致谢