第一个书签之前
摘 要
ABSTRACT
第一章 绪论
1.1 研究背景
1.1.1 多核/众核时代
1.1.2 片上通信技术
1.1.3 GPGPU片上网络研究面临的挑战
1.2 国内外研究现状
1.2.1 多核/众核处理器体系结构的发展
1.2.2 片上网络的研究现状
1.3 选题依据
1.4 研究内容
1.4.1 主要工作
1.4.2 研究方法
1.4.3 论文结构
第二章 GPGPU体系结构与实验平台
2.1 NVIDIA统一架构GPU
2.2 CUDA开发平台
2.2.1 CUDA执行模式和线程组织
2.2.2 CUDA存储层次
2.3 GPGPU-Sim介绍
2.3.1 整体结构和模拟流程
2.3.2 功能仿真
2.3.3 性能模拟
2.3.4 功耗统计
2.4 本章小结
第三章 低开销访存调度策略设计
3.1 NoC仲裁机制设计
3.1.1 研究动机
3.1.2 Row Access Locality分析
3.1.3 Same Source First仲裁机制设计
3.2 访存调度策略设计
3.2.1 研究动机
3.2.2 Batched-FIFO访存调度策略设计
3.2.3 拓扑结构和路由算法选择
3.3 本章小结
第四章 高性能片上网络优化
4.1 虚通道划分机制
4.1.1 研究背景介绍
4.1.2 基于目标节点的静态虚通道划分机制设计
4.2 片上路由微体系结构
4.2.1 研究背景介绍
4.2.2 多端口片上路由微体系结构设计
4.3 本章小结
第五章 高效能GPGPU片上网络——RLA NoC
5.1 RLA NoC结构框架
5.2 实验环境介绍
5.3 性能测试与分析
5.3.1 测试集特征分析
5.3.2 低开销访存调度策略
5.3.3 高性能优化设计
5.3.4 与基于FR-FCFS策略的NoC对比分析
5.4 本章小结
第六章 结 束 语
6.1 工作总结
6.2 研究展望
致 谢
参考文献
作者在学期间取得的学术成果
