基于March C+算法的存储器内建自测试自测试设计与仿真

摘要

随着信息技术的发展，IC设计更加复杂，嵌入式存储器在SoC芯片面积中所占的比例越来越大。由于本身单元密度很高，嵌入式存储器容易造成硅片缺陷，降低了芯片的成品率。目前，芯片的测试已成为制约系统集成度和规模的瓶颈，传统的自动测试设备已经不能满足大规模集成电路测试的需求，而内建自测试的方法已经逐步运用到存储器测试中。 本文分析了存储器主要的故障模型，并对存储器测试的各种方法进行比较，确定存储器内建自测试是一种比较有效的方法，在研究嵌入式存储器内建自测试技术相关理论的基础上，重点剖析了各种March测试算法特点，得出March C算法是能够检测存储器各种常见故障的有效算法。 采用自顶向下的思想对存储器内建自测试系统进行设计，运用VHDL硬件描述语言描述整个系统结构，使用一种改进的March C算法--March C+算法，基于有限状态机实现存储器内建自测试电路设计，并用ModelSim SE6.2b工具进行仿真，验证了整个设计的正确性。 本设计对传统的存储器内建自测试电路结构进行优化，将测试向量生成器、地址向量发生器和读写控制器集成在BIST控制器一个模块中，使结构更合理，降低了设计难度；同时避免了模块及模块间的通信信号过多不利于调试的缺点，而且节省了芯片面积；在系统时钟频率为5MH，仿真精度为1ns的情况下，完成整个存储器内建自测试所需要的时间是2.1701ms，达到减少测试时间的目的；本设计的IP具有通用性，当对其他的存储器系统进行测试设计时，只需要修改本设计中存储器输入输出端口的位数，就可以应用到另外的存储器测试系统中，因此具有很强的可移植性。

目录

文摘

英文文摘

声明

第1章绪论

1.1课题研究的背景和意义

1.2集成电路测试的研究现状

1.2.1模拟集成电路测试的研究现状

1.2.2数字集成电路测试的研究现状

1.3嵌入式存储器测试发展动态

1.4本文主要研究内容

第2章嵌入式存储器测试概述

2.1存储器分类

2.2存储器模型设计

2.2.1存储器功能模型和工作原理

2.2.2静态存储单元

2.3嵌入式存储器主要故障类型

2.3.1存储单元功能故障

2.3.2地址译码电路功能故障

2.3.3读/写逻辑电路功能故障

2.4嵌入式存储器测试方法

2.4.1存储器直接存取测试

2.4.2片上微处理器测试

2.4.3存储器内建自测试

2.4.4存储器测试方法比较

2.5本章小结

第3章嵌入式存储器BIST技术及算法分析

3.1存储器内建自测试技术原理

3.2存储器内建自测试结构

3.3 March算法研究

3.3.1 March算法概述

3.3.2几种主要的March算法及有效性

3.3.3 March C+算法

3.3.4 March C+算法有限状态机设计

3.4本章小结

第4章BIST子模块设计与仿真

4.1存储器内建自测试的软件平台

4.2测试向量生成器设计

4.3地址向量发生器设计

4.4读写控制器设计

4.5本章小结

第5章BIST系统设计与仿真实现

5.1 BIST电路设计思想

5.2 BIST电路系统结构

5.3 BIST电路系统仿真实现

5.4本章小结

结论

参考文献

攻读硕士学位期间发表的学术论文

致谢