首页> 中文学位 >基于FPGA的µC/OS-II通信机制硬件实现
【6h】

基于FPGA的µC/OS-II通信机制硬件实现

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第1章 绪论

1.1 课题研究的背景和意义

1.2 嵌入式实时操作系统RTOS研究现状

1.3 研究课题主要研究内容

1.4 课题的章节安排

第2章 μC/OS-II实时操作系统的内核研究

2.1 任务管理及调度

2.2 中断管理

2.3 任务的同步与通信

2.4 本章小结

第3章 硬件化μC/OS-II的总体框架设计方案

3.1 实时操作系统硬件化的提出

3.2 μC/OS-II硬核总体设计

3.3 μC/OS-II软件接口设计

3.4 本章小结

第4章 μC/OS-II中通信机制的硬件化框架及实现模块

4.1 信号量管理模块的硬件设计

4.2 消息邮箱管理模块的硬件设计

4.3 本章小结

第5章 通信机制硬件化的仿真及实验结果分析

5.1 XUP Viterx PRO-II

5.2 嵌入式开发工具集

5.3 实验时序仿真及结果分析

5.4 本章小结

结论

参考文献

攻读硕士学位期间所发表的学术论文

致谢

展开▼

摘要

实时操作系统RTOS具有很显著的特点,如实时的调度、确定的响应时间以及可靠的系统性能,而且它已经在诸如工业控制、汽车电子或者航天航空等领域之中起着举足轻重的作用。但美中不足的是,现在已存在的RTOS内核只是单纯地作为一种软件依附在应用程序之中。这样,实时操作系统就会带来一系列的问题,如存储空间的花销增大,应用程序的负荷加重等,特别是在一些对实时性要求很严格的地方,常常会达不到所需要求。
  为了解决RTOS内核的花销会致使应用程序可执行性下降的问题,设计出了在FPGA的基础上,实现RTOS硬件化的方案,这就意味着硬件化RTOS内核到FPGA开发平台上,让其作为一个独立于处理器的模块,并可与之并行执行。这里建立的实时操作系统的总体框架是由输入输出 I/O寄存器、中断控制器以及RTOS主要功能模块组成。其硬件实现功能的过程是首先相关的命令和参数将会通过数据总线直接发送到指定的硬件电路单元的输入寄存器中,然后该逻辑电路开始对这些信息进行处理,最后再把处理过后的结果发送给输出寄存器,以方便CPU的读取。
  本文的研究对象就是μC/OS-II,先将原先用软件实现相关功能的数据结构进行部分修改,并且由于逻辑电路有可以并行的特点,可设计出各个功能模块的硬件总体框架,然后搭建起其硬件逻辑,其功能用VHDL硬件描述语言来实现,最后会在ISE8.2上进行仿真和验证。
  在本文中,首先要做的是对μC/OS-II的内核进行了较为深入的了解与分析,然后就设计了μC/OS-II硬化的总体框架,包括硬核的总体设计与软件接口的总体设计。本文重点主要是设计并实现硬化μC/OS-II中同步与通信机制,包括信号量管理模块的硬化、消息邮箱管理模块的硬化等等,用VHDL描述出其功能实现,并进一步得到仿真和验证。结果表明,同步与通信机制的硬化,可以减少系统开发,提高RTOS的实时性。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号