基于千兆以太网的16路高速数据采集卡的设计与实现

摘要

质量合格的核燃料棒是保证核反应堆安全稳定运行的关键因素。本课题所设计的基于千兆以太网的16路高速数据采集卡主要应用于新型核燃料棒无损检测系统中。
　　数据采集卡要求同时采集16路输入信号在一定时间范围内的计数值，计数定时范围为200μs～30s。定时时间和通信时间由上位机设置并且计数值暂存在采集卡中。满足通信条件后，通过千兆以太网将数据发送给远端计算机。板卡的运行控制由远端上位机通过千兆以太网发送指令来实现。
　　设计中用EP2C5T144FPGA芯片实现了16个计数器用于对16路输入信号进行计数和一个32位的定时器用于控制计数时间。使用SDRAM作为数据存储器，采用乒乓存储的方式暂存数据。使用S3C440BOXARM芯片作为采集卡的核心控制器，负责数据的转存、计数器的控制、读写I/O、发送数据和接收命令等，控制采集卡的协调运行。采集卡和远端计算机的通信由AX88180千兆以太网控制器搭配88E1111物理芯片来实现。
　　本文基于VisualStudio2010集成开发环境和基于微软基础类库(MFC)，采用C++语言开发上位机应用软件，设计了人机交互界面，控制数据采集的各种操作和数据的接收。
　　经过现场测试，本课题设计的数据采集卡速度快、丢包率小、网络传输稳定，性能指标满足设计要求。

目录

声明

摘要

1 引言

1．1 研究背景

1．2 研究现状和发展动态

1．3 论文研究的内容

1．4 本章小结

2 以太网技术简介和系统硬件设计

2．1 以太网技术简介

2．1．1 千兆以太网技术概述

2．1．2 TCP／IP协议及其参考模型

2．1．3 UDP协议和以太网数据帧

2．2 系统技术要求

2．3 系统设计思路

2．4 硬件设计方案研究

2．5 器件选择

2．5．1 FPGA器件选择

2．5．2 ARM器件选择

2．5．3 其他器件的选择

2．6 系统硬件设计

2．6．1 系统硬件结构

2．6．2 系统原理图设计

2．7 系统硬件电路板设计

2．8 本章小结

3 系统程序设计

3．1 FPGA逻辑设计

3．1．1 FPGA开发环境简介

3．1．2 数据采集模块的FPGA实现

3．1．3 FPGA工作原理

3．2 ARM程序设计

3．2．1 ARM开发环境简介

3．2．2 数据采集卡控制协议及命令执行程序

3．2．3 数据存储区设计

3．2．4 ARM工作流程

3．3 上位机软件设计

3．3．1 Visual Studio 2010开发环境简介

3．3．2 Windows Sockets编程

3．3．3 上位机软件主要功能

3．3．4 上位机软件启动流程

3．3．5 上位机程序工作流程和数据接收程序

3．4 本章小结

4 数据采集卡实验测试

5 结论

参考文献

个人简历、在学期间发表的学术论文与研究成果

致谢