首页> 中文学位 >基于FPGA的32位RISC微处理器的设计与实现
【6h】

基于FPGA的32位RISC微处理器的设计与实现

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

§1-1 课题目的及意义

§1-2 微处理器发展现状

§1-3 处理器的设计目标

§1-4 论文章节说明

第二章 微处理器体系结构与设计思想

§2-1 冯·诺依曼结构和哈佛结构

§2-2 复杂指令集和精简指令集的比较

§2-3 MIPS体系结构概述

§2-4 本设计实现的指令集系统

第三章 处理器独立功能模块的设计

§3-1 辅助逻辑模块的设计

§3.2 逻辑运算器的设计

§3.3 算术运算器的设计

§3.4 算术逻辑单元ALU的设计

§3.5 寄存器堆的设计

第四章 控制逻辑与数据通道的设计

§4-1 微处理器的流水线设计思路

§4-2 五级流水线微处理器设计过程

第五章 微处理器的功能验证

§5.1 验证方案的制定

§5.2 验证过程

第六章 结论

参考文献

致谢

展开▼

摘要

基于RISC架构的MIPS指令兼容处理器是通用高性能处理器的一种。其架构简洁,运行效率高,在高性能计算,嵌入式处理,多媒体应用等各个领域得到了广泛应用。基于FPGA的微处理器设计具有易于调试,便于集成的特点。在片上系统设计方法日趋流行的趋势下,掌握一套复杂的微处理器设计技术十分必要。
  论文首先概述了MIPS指令集的重要特征,为讨论微处理器的具体设计奠定基础。本设计实现了一个具有标准的32位5级流水线架构的MIPS指令兼容CPU系统。具备常用的五十余条指令,解决了大部分数据相关,结构相关,乘除法的流水化处理等问题。
  文章的主体部分首先详细描述了处理器各个独立功能模块的设计,为后续的整体设计实现提供逻辑功能支持。随后按照指令执行过程中需经历的五个阶段,详细描述了微处理器中各阶段的逻辑设计。为了提高微处理器的工作效率,在微处理器设计实现的基础上,深入研究了流水线技术及相关问题的解决方法,改进了传统 5 级流水线结构,并基本解决了数据相关、结构相关和控制相关的问题。
  在完成了微处理器的整体逻辑设计后,借助 EDA 工具对微处理器的工作状态进行了软件仿真,给出仿真结果,仿真波形验证了微处理器的工作符合预想。最后用 EDA工具对设计代码综合、实现,并下载到 FPGA 上,进行了简单的硬件验证。
  通过验证测试所得到的相关数据表明,论文所设计的 32 位微处理器满足设计要求,其最高时钟频率达到了12.376 MHz。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号