基于FPGA的多通道TV-HDMI视频转换器设计

摘要

在电视广播系统、视频监控、会议展示平台等领域，通常需要采集多路电视信号进行各类图像处理，然后将视频信号通过主流接口输出至各类显示终端。但电视信号数字化后的BT.656数据无法直接进行数字化处理、分辨率低，且为隔行显示，因此需要对多路信号进行解码、图像增强等一系列处理。传统的方案多为通过软件进行处理，通常情况下其硬件平台体积大、处理速度较慢，而少数直接通过硬件进行处理的方案普遍功能单一或者占用逻辑资源较多导致成本偏高。怎样使这类设备既具有小型化、低成本的特点又能够在处理数据时实现高速、多功能成为了目前研究的热点。
　　针对以上问题，本文提出一种基于FPGA的多通道TV-HDMI视频转换器设计方案，实现了多路视频的解码、去隔行、缩放、HDMI驱动、多模式显示、YUV转RGB等应用于一般场景的常用功能。为降低逻辑单元的消耗，针对特定功能自行设计DDR2读写控制器以外的所有逻辑模块，并在电路设计时优化算法的实现方法。为保证视频显示的实时性，对较为复杂的计算过程采用流水线设计方法提升处理速度。各个模块以Verilog HDL的形式进行编写，且模块的相关功能参数可以由用户自行设置，具有较强的通用性。
　　本文的主要工作是对视频转换器的整体方案设计以及通过Verilog HDL语言对各个模块的详细设计。文中首先阐述了整体的设计框架，对各个模块的架构和功能进行了具体的分析。然后给出每个模块的详细设计方案，并给出了调试时逻辑分析仪SignalTap II采集的信号波形与实际的运行效果图。经验证，得到的结果符合预期，系统达到了设计要求。

目录

第一章 绪论

1.1 研究背景

1.2 发展概述

1.3 研究目标及意义

1.4 整体设计方案概述

第二章 前端处理模块设计

2.1 TV信号简介

2.2 基本架构设计

2.3 设计方案概述

2.4 ITU-R BT. 656解码模块设计

2.5 去隔行模块设计

2.6 数据整理与缓存模块设计

2.7 DDR2多端口读写模块设计

2.8 缩放模块

2.9 本章小结

第三章 显示模块设计

3.1 基本架构设计

3.2 设计方案概述

3.3 HDMI驱动模块设计

3.4 ALPHA混合模块设计

3.5 RGB转换模块设计

3.6 本章小结

第四章 调试结果

4.1 复合视频分离模块调试结果

4.2 ITU-R BT. 656解码模块调试结果

4.3 HDMI驱动模块调试结果

4.4 RGB转换模块调试结果

4.5 系统实际运行效果图

4.6 编译及时序信息

4.7 本章小结

第五章 结论

5.1 方案分析与对比

5.2 总结

致谢

参考文献

附录 顶层模块RTL图

声明