基于DSP平台的视频采集系统与MPEG-2视频压缩算法研究

摘要

本文对基于DSP平台的视频采集系统与MPEG-2视频压缩算法进行了研究。该系统设计包括硬件设计和软件设计两大部分，在系统硬件设计中给出了视频采集子卡的硬件接口方案；在软件设计部分设计了对应于硬件接口的底层软件并对MPEG-2算法进行了深入研究。TMS320C6711是TI公司推出的一款高性能浮点数字信号处理器，它强大的硬件结构和软件系统，以及高达200MHz的运算速度，使其在本系统中得以采用，它主要完成对图像的处理。为了提高系统的集成度和可扩展性，从而达到小型化的目的，采用CPLD器件来完成整个系统的逻辑控制功能。设计了一种应用于图像采集的子卡硬件方案，为基于数字信号处理器的MPEG-2视频编解码算法提供了实验依据，具有一定的实用价值。

目录

文摘

英文文摘

声明

1绪论

1.1课题的研究背景、目的和意义

1.2相关技术发展现状简介

1.2.1 DSP的发展现状

1.2.2图像编码发展简史与现状

1.3本论文的研究内容

2系统总体方案设计

2.1系统技术要求

2.2硬件总体设计

2.2.1硬件系统结构框图

2.2.2硬件系统结构的说明

2.3软件总体设计

2.3.1软件系统流程图

2.3.2软件系统说明

3硬件设计

3.1 DSP模块

3.1.1 DSP芯片的选型

3.1.2 TMS320C6711的特点

3.1.3 TMS320C6711的内核描述

3.1.4 EDMA控制器

3.1.5 CACHE管理

3.1.6外部存储器接口(EMIF)

3.1.7多通道缓存串行接口(McBSP)

3.2视频采集模块

3.2.1 CMOS图像传感器MT9T001的特点和功能

3.2.2 MT9T001和DSP与CPLD的接口设计

3.3 CPLD的特点和读写控制

3.4高速PCB板的设计

4软件设计

4.1 MPEG-2图像压缩技术

4.1.1预测编码

4.1.2离散余弦变换(DCT)编码

4.1.3熵编码

4.1.4量化

4.1.5运动估计与补偿

4.2 MPEG-2标准及编解码器设计

4.2.1 MPEG-2视频标准

4.2.2 MPEG-2系统

4.2.3 MPEG-2视频编码器

4.3 MPEG-2编解码在DSP上的实现

4.3.1使用DSP/BIOS实时调度任务和中断

4.3.2 MPEG-2编解码器的实现

4.3.3程序总体设计

4.4 CPLD程序包

5系统调试

5.1硬件调试

5.1.1硬件调试的方法

5.1.2硬件调试中出现的问题及解决方法

5.2软件调试

5.2.1软件调试的方法

5.2.2软件调试中出现的问题及解决方法

5.3编解码器软件优化

5.3.1编解码程序的结构优化

5.3.2编解码程序的代码优化

5.3.3代码优化结果

6结束语

致 谢

参考文献

附 录