INESC-ID, Instituto Superior Técnico, Universidade Lisboa;
INESC-ID, Instituto Superior Técnico, Universidade Lisboa;
Throughput; Field programmable gate arrays; Pipeline processing; Optimization; Complexity theory;
机译:在Virtex-5和Virtex-6 FPGA上高速实现SHA-3内核
机译:序列化的轻型SHA-3 FPGA实现
机译:使用FPGA上的嵌入式数字信号处理芯片的低功耗SHA-3设计
机译:改善基于FPGA的SHA-3结构
机译:改进的基于FPGA的基于属性的加密,用于智能电网中的自动设备控制应用。
机译:基于FPGA的MRI配准加速:一种改进的技术可改善MRI引导的心脏治疗
机译:面向数据的sHa-3候选者在FpGa加速计算机上的性能分析
机译:基于高速FpGa和Dsp的FFT处理器的实现,用于提高基于光纤的传感系统中的应变解调性能