Adders; Transistors; Delays; Logic gates; MOS devices; Simulation; CMOS technology;
机译:高性能算术应用20-T混合全加法设计与实现
机译:在链状和树状结构架构中提高传输门和混合CMOS全加器的性能
机译:低压VLSI设计的高速混合CMOS全加法器电路性能分析
机译:采用90nm CMOS技术的基于20-T的高性能混合全加器
机译:迈向单一细菌检测:基于CMOS技术的微电子/微流体混合系统。
机译:氧化物热电的时间增强性能基于混合P-N结的模块
机译:使用90nm Hybrid PTL / CMOS逻辑基于Vedic Mathematics的8x8乘法器的新颖和高性能实现