Flip-flops; Clocks; Timing; Merging; Pins; Optimization; Power demand;
机译:基于逻辑结构简化方案的低功耗19晶体管真单相时钟触发器设计
机译:布线能力受限的多位触发器结构,可降低时钟功耗
机译:用于降低时钟功率的多位触发器的合成
机译:一种参数化的时序感知触发器合并算法,用于降低时钟功率
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:拟议的双边沿触发静态D型触发器中的MOSFET沟道宽度和电源电压的多目标优化采用模糊非支配排序遗传算法II
机译:具有移相时钟的触发器插入可降低FpGa功耗