Radar Signal Processor; Dwells; Beam; Layered; Software; Memory protection; Fault Tolerant Architecture;
机译:FMCW多通道雷达的雷达信号处理并行和流水线硬件实现
机译:并行架构核心(PAC)-台湾首款多核应用处理器SoC第一部分:硬件架构和软件开发工具
机译:针对雷达信号处理进行了优化的软核数据流处理器架构
机译:用于多通道,多模式雷达信号处理器的可扩展,分层,内存保护和故障软件架构,用于活动阵列雷达,使用多核处理器硬件
机译:多模雷达应用中几乎正交的多普勒容忍波形和信号处理
机译:高频接地波雷达新采集与传输架构下的多通道数据采集卡
机译:针对雷达信号处理优化的软核数据流处理器架构