省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作

摘要

近年，シスアムLSIは咼饪酡化の一方で消費電力の増大が顕著な問題となっており，これに対しソフトウェア，ハードウェアの各分野で省電力化の取り組みが行われている[l][2].本プロジェクト[3]では，パワーゲーティングを細粒度に施したMIPS R3000ベースのCPU, Geyser-0を設計した.Geyser-0はコア全体のリーク電力を半滅させるに至った[4]が，評価のためのシミュレーション時間の長さ，各種ペリフエラルの実装やOSの開発等は次期課題である.