ドレインオフセット構造を持った相補型TFET回路のTCADシミュレーション

摘要

我々はSiチャネルトンネルトランジスタ(TFET)からなる相補型論理回路のTCADシミュレーショ ンを行い、ドレインオフセット構造が回路特性に与える影響について調べた。ドレインオフセット構造は逆バイア ス下におけるオフ電流を大きく減少させ、20nm以下までTFET回路のゲート長スケーリングを可能とする。さら にドレインオフセット構造によるゲートドレイン容量（CGD)の低下は、発振回路の周波数増大をもたらす。この 発振速度の増大効果はTFETに特有なC_（GD）のドレイン電圧依存性と密接に関わっており、動作電圧にも依存する。