パルス形ハードウェアニユーラルネットワークのカオス同期に対する一検討

摘要

今回，単一でカオス応答を示すハードウェアニューロンモデルをgap junction結合し，その応答についてシミュレーションを行った。その結果，gap junction結合を用いたパルス形ハードウェアニューラルネットワークは，カオス応答を示し，また，gBIASの電圧を調整することでカオス同期が実現できることを明らかにした。また，ニューロン数を増やした場合でも，gBIASの電圧を調整することでカオス同期が実現できることを明らかにした。今後は，ニューロンの数をさらに増やした場合でのカオス応答，カオス同期のシミュレーションを行い，連想記憶想起の研究を進めていく予定である。