Adders; Hardware; Inverters; Media; Registers; Silicon; System-on-chip; Nios II; Processing elements; Reconfigurable architectures; Run Time reconfiguration; Soft core processors; System-on-Chip;
机译:基于MlPS的软核处理器体系结构的动态自我重新配置
机译:用于特定于应用程序的软核处理器的实时功能动态部分重新配置系统
机译:用于特定于应用程序的软核处理器的实时功能动态部分重新配置系统
机译:通过软核处理器运行时重新配置处理元件
机译:针对雷达信号处理应用进行了优化的软核处理器体系结构。
机译:在TMS后脑区共振社区内的重新配置显示不同的处理尺度
机译:高性能运行时可加载mIps软核处理器的实现