ASIC; Architecture; CABAC; FPGA; H.264;
机译:高吞吐量VLSI架构,用于基于H.264 / AVC上下文的自适应二进制算术编码(CABAC)解码
机译:高吞吐量VLSI架构,用于基于H.264 / AVC上下文的自适应二进制算术编码(CABAC)解码
机译:用于H.264 / AVC可扩展扩展的CABAC精细质量可扩展编码器的体系结构设计
机译:H.264 / AVC CABAC熵编码器的算术编码器的高性能架构
机译:高性能H.264 CABAC编码器的VLSI设计和实现。
机译:一种在医疗保健的H.264 / AVC编码视频中同步嵌入生理信号的数据隐藏技术
机译:H.264 / AVC CABAC熵编码器的性能和复杂度分析