机译:使用动态部分重新配置设计下一代FPGA的可重构网络的设计
机译:在面向进一步局部重配置的FPGA器件中实现的多上下文可重配置逻辑控制器的设计
机译:FPGA可重构神经启发计算模型的设计与实现
机译:使用动态和部分可重新配置FPGA的异构高性能计算框架的设计与实现
机译:设计修改和平台实现过程,用于支持FPGA应用程序的动态部分重配置。
机译:基于FPGA的高性能嵌入式系统用于网络物理系统中的自适应边缘计算:ARTICo3框架
机译:基于商用FPGA的可重构计算。设计和实现部分可重配置系统的解决方案=基于商用FPGA的可重配置计算。设计和实现部分可重配置系统的解决方案。