3次元型トランジスタFinFETによるLSIの高密度設計法: CMOSセルライブラリを用いたパターン面積の縮小効果の検討

摘要

パターン面積を大幅に削減できる可能性のあるFinFETをCMOSセルライブラリに適用し、その縮小効果を見積もった。その結果、"平面型+FinFET"方式を適用し、側壁チャネル幅を最適化することによりシステムLSIの素子領域のパターン面積を従来の平面型の場合の約40％に縮小できることを示した。