Latches; Transistors; Single event upsets; Delays; Power demand; Electrical engineering; Reliability;
机译:用于纳米级CMOS的单事件双翻转完全免疫和瞬态脉冲可过滤锁存器设计
机译:低成本和高度可靠的硬化锁存器设计,用于纳米级CMOS技术
机译:采用65 nm CMOS技术的低成本和高度可靠的辐射硬化闩锁设计
机译:低功耗,高度可靠的单一事件不适用于纳米级CMOS技术的免疫闩锁
机译:批量CMOS中未硬化和硬化触发器的单事件翻转技术缩放趋势
机译:纳米级CMOS制造对高晶体管神经元和突触的高度可伸缩神经族硬件的协整
机译:低功耗和高可靠三重模块化冗余锁存,用于单节点镦粗缓解
机译:单事件免疫超低功耗CmOs