Performance evaluation; Power demand; Quantization (signal); Simulation; Computer architecture; Logic gates; Hardware;
机译:加减法密码算法的实现
机译:使用QCA技术的高效设计和实施强大的共面交叉和多层混合全加法器 - 减法器
机译:多功能可逆门设计,实现1位全加法器和减法器以及耗能分析
机译:使用修改的门扩散输入逻辑的原始单元,全加法器,全减法器和乘法器的设计和实现
机译:浮点FPGA加法器/减法器和乘法器的实现。
机译:基于相位旋转估计的NCO混合CORDIC算法的设计与实现
机译:基于Shannon的全加法器设计控制加法器/减法器单元的设计
机译:保存加法器和借用子字符设计的确定性程序