Built-in Self Test (BIST circuit); DRAM testing; Neighborhood Leakage Transition Fault (NLTF) model;
机译:使用基于累加器的BIST来减少延迟,功耗和面积的组合电路测试的设计和实现
机译:使用基于累加器的BIST来减少延迟,功耗和面积的组合电路测试的设计和实现
机译:基于符号可测性分析的RTL电路的BIST方案
机译:基于NLTF的BIST电路用于DRAM测试
机译:一种基于电气测试(BIST)电路的电气刺激,用于电容MEMS加速度计
机译:前额叶皮质中的多巴胺D1-或D2受体的药理阻滞在基于对象的注意力测试中引起注意力损伤通过小鼠的不同神经元电路
机译:TAO-BIST:用于BIST的可测试性分析和RTL电路优化的框架