design for testability; automatic test pattern generation; integrated circuit testing; shift registers; computability; greedy algorithms; sequential circuits; unsatisfiability; design for testability; register-transfer level circuits; SAT-based automatic test pattern generation; ATPG tool; module under test; SAT solver; test sequences; greedy algorithm; sequential test generator; area overhead;
机译:基于不满足性的寄存器传输级电路可测性解决方案的高效设计
机译:使用控制/数据流提取的寄存器传输级电路的可测试性设计技术
机译:寄存器传输级数字电路的可测试性分析和改进
机译:基于不满足的高效设计的寄存器传输级电路的可测试性解决方案
机译:基于可满足性的顺序测试生成和混合寄存器传输/门级电路可测试性的设计。
机译:遗传电路的群体无法在多级基因型 - 表型映射中找到最适合的解决方案
机译:基于寄存器传输级故障建模的VLSI电路测试评估技术