画素並列信号処理３次元構造イメージセンサのA/D 変換回路に適したイベントドリブン型相関二重サンプリング回路の開発

摘要

超高精細と高フレームレートとを両立する次世代のイメージセンサを目指して、画素並列信号処理をrn行う３次元構造イメージセンサの研究を進めている。今回、本デバイスのA/D 変換回路における雑音除去を目的とrnし、画素内で発生するパルス信号を基にして3 種類のタイミングの異なるクロック波形を生成するイベントドリブrnン型の相関二重サンプリング（CDS）回路を設計・試作した。試作デバイスの評価の結果、雑音除去の効果を実証rnするとともに、120 dB の広いダイナミックレンジにわたりパルス出力周波数が増加する設計通りの光電変換特性をrn確認し、従来の性能を抜本的に改善する将来のイメージセンサの実現に見通しを得た。