Department of Electronics and Communication Engineering, IPEC, Ghaziabad, Uttar Pradesh, India;
VC, GLA University Mathura, Ghaziabad, Uttar Pradesh, India;
Department of Electronics and Communication Engineering, ABES Engineering College, Ghaziabad, Uttar Pradesh, India;
Transistors; Leakage currents; SRAM cells; Threshold voltage; Delays; Layout;
机译:适用于ULP应用的低泄漏SRAM单元
机译:采用65 nm超低功耗CMOS技术的1.1 GHz 12μA/ Mb泄漏SRAM设计,并具有针对移动应用的集成式减少泄漏功能
机译:采用65 nm超低功耗CMOS技术的1.1 GHz 12 $ mu $ A / Mb泄漏SRAM设计,具有针对移动应用的集成式泄漏减少功能
机译:ULP应用中低泄漏和高性能SRAM单元的新改进设计
机译:采用7NM FinFET技术的SRAM单元的漏电攻击恢复设计
机译:在生物计算和生物传感应用中改善生物分子信号处理中的联网并降低噪声的流量系统设计
机译:一种设计SRAM电池的新方法,用于低泄漏和提高稳定性