E.C.E Department, DRKCET, Hyderabad, India;
rnE.C.E Department, VNRVJIET, Hyderabad, India;
rnE.C.E Department, OSMANIA UNIVERSITY, Hyderabad, India;
pulse compression; binary sequence; VLSI architecture; merit factor; sidelobe energy; FPGA;
机译:用于生成雷达脉冲压缩序列的区域优化FPGA实现
机译:具有最佳优点因子的偏对称二进制序列的新搜索
机译:二进制序列优值问题的研究进展
机译:基于辨别的FPGA实现二元脉冲压缩序列
机译:偏心双星中的脉冲吸积:短周期前主序列双星中吸光度的光度学和运动学变化的观测研究
机译:基于FPGA的脉冲电子顺磁共振应用时序脉冲编程器的设计与实现
机译:低自相关二进制序列:改进的优值因子和 运行时预测来实现它们