3次元実装により超薄型化したパワーSoCの性能予測

摘要

近年センサーノード、ウェアラブル機器への関心が高まつており、これらの機器への給電技術が課題となっている。 これらの機器への給電技術としてエネルギーハーべスティングが有望視されているが（1)、エネルギーハーベスティングによる発電では、比較的低電圧で微弱な電力しか得ることができない。このため、微弱な電力を有効利用しつつ低 い電圧の出力電圧を機器の動作する電圧まで昇圧するDC-DCコンバータが注目を集めている（2)(3)。また、これらの用途では、電源の小型化·薄型化が重要となる。近年、LSIやパワー半導体、コンデンサゃィンダクタなどの受動部 品を1チップに搭載したパワーSoC(supply on chip)が多くの研究者の注目を集めている(4)。電源の体積を小さくする ためにはコンデンサゃィンダクタ等のパッシブ部品を小型化·薄型化することが有効である。パッシブ部品を小型化 してシリコン基板に搭載するためには電源のスィツチング周波数を10MHz以上に高周波化する必要がある。このため パワーSoCでは、寄生容量や寄生インダクタンス成分を最小限にすることが求められる。一方、GaNパワーデバイス は高周波動作に適したデバイスであるが、従来のプリント基板上にGaNパワーデバイスを搭載しても寄生インダクタ ンスゃ寄生容量の影響によりGaNパワーデバイスが本来有する高周波で高効率スイッチングという特徴を十分に引き 出すことはできない(5)。本論文では、電源の究極の小型化、薄型化、高効率ィ匕を狙いとしてGaNパワーデバイス、コン デンサやインダクタ、Si-LSIといった素子を3次元に積層したパワーSoCを提案する。また、回路シミュレーション と電磁シミュレーションによる3次元積層パワーSoC性能を明らかにする。