State Key Lab. of High Performance Comput., Nat. Univ. of Defense Technol., Changsha, China;
机译:基于CORDIC的用于计算DCT / IDCT / DST / IDST的统一体系结构
机译:基于同步/异步混合架构的低功耗FPGA的实现
机译:HEVC的VLSI实现和基于高效区域的Cordic整数DCT架构
机译:基于Adaptive Recoding Cordic的低功耗和高PSNR DCT / IDCT架构的FPGA实现
机译:基于分布式算术的CORDIC算法及其在2-D IDCT的FPGA实现中的使用。
机译:用于视频压缩的最佳3D整数DCT结构的FPGA实现
机译:基于低功耗的CORDIC和CSD DCT架构