Universidade do Porto, Faculdade de Engenharia (FEUP), Departamento de Engenharia Inform#x00E1;
tica, R. Roberto Frias s, 4200-465, Portugal;
FPGA; aspect-oriented programming (AOP); compilation; hardware synthesis; high-level synthesis;
机译:使用LARA方面控制完整的硬件综合工具链
机译:灵活的深度学习专业化的软硬件蓝图
机译:灵活深度学习专业化的硬件 - 软件蓝图
机译:通过方面的硬件/软件专业化:Lara方法
机译:一种优化与直接内存访问技术通信的硬件和软件方法
机译:概念问题和标准。医疗硬件软件和信息交换的标准:脉搏血氧仪的MIB软件语义模型ASN.1消息传递
机译:评估硬件软件集成环境中软件可靠性的实验方法