Dept. of Communications and Integrated Systems, Tokyo Institute of Technology, 152-8550 Tokyo, Japan;
机译:通过q-Ary无记忆对称信道分析通用线性组上非二进制LDPC码的错误底限
机译:磁记录通道的非二进制LDPC代码:错误基底分析和优化的代码设计
机译:MBIOS通道上非二进制LDPC码的错误底限分析
机译:Q-ary记忆对称通道上的广义非二元LDPC代码误差分析
机译:从广播频道到低误码率应用的实际LDPC编码系统的设计和分析。
机译:通用伽玛衰落信道上用于UVLC系统的具有空间分集的LDPC编码CAP
机译:通过q元无记忆对称信道分析一般线性组上非二进制LDPC码的错误底限