首页> 中文会议>第十九届计算机工程与工艺年会暨第五届微处理器技术论坛 >基于低抖动锁相环的高精度延时电路设计

基于低抖动锁相环的高精度延时电路设计

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文在130nm CMOS工艺下提出了一款具有高精度延时单元的延时电路.所提出的电路通过锁相环技术与可编程延时技术,与传统延时电路相比,所提出的延时电路误差低于5％,具有更高的延时精度,同时可以实现延时单元延时与工艺制程、电压和温度(以下简称PVT)无关.在后端物理设计中,本电路可以应用于时钟同步、定时恢复等电路.

著录项

来源
《第十九届计算机工程与工艺年会暨第五届微处理器技术论坛》|2015年|270-275|共6页
会议地点哈尔滨
作者
宋志杰; 窦强; 刘尧; 袁珩洲; 梁斌;
展开▼
作者单位

中国计算机学会;

展开▼
会议组织
正文语种
原文格式 PDF
中图分类设计;
关键词
延时电路; 电路设计; 锁相环; 可编程性;

相似文献

中文文献
外文文献
专利

1. 一种电荷泵型低抖动锁相环电路设计 [J] . 宋辉英 . 中国集成电路 . 2019,第007期
2. 一种应用于TDC的低抖动延迟锁相环电路设计 [J] . 吴金 ,张有志 ,赵荣琦 . 电子学报 . 2017,第002期
3. 基于高精度延时芯片的激光回波模拟电路设计 [J] . 徐翔宇 ,王劲松 . 科技资讯 . 2015,第003期
4. 一种高精度锁相环抖动测量电路设计 [J] . . 南京邮电大学学报（自然科学版） . 2018,第006期
5. 基于数字延时锁相环的FPGA IO延时管理电路 [J] . 王鹏翔 ,周灏 ,来金梅 . 复旦学报：自然科学版 . 2013,第4期
6. 一种基于0.25um CMOS工艺的锁相环电路设计 [C] . 敖明盛 . 第九届北京学术交流月集成电路设计及其应用国际研讨会 . 2006
7. 基于游标延时链的锁相环片上抖动测量电路设计 [A] . 张长学 . 2012

基于低抖动锁相环的高精度延时电路设计

摘要

著录项

相似文献

相关主题

期刊订阅