40纳米工艺可复位高性能SRAM的设计

摘要

本文介绍了一款40纳米工艺下512×11b两端口存储器的设计、可异步和同步复位,支持按位写入操作.提出了一种带复位端口的读写端口分离的12管存储单元,支持复位操作、写入操作和读出操作,读操作与写操作分离.写操作需经行写再列写才能写入存储单元,适当加大写入晶体管尺寸以提高写入速度.列选读出和动态读出电路提高了读出速度,层次式位线读出降低了局部位线读出的动态功耗.对40纳米下的一些版图小尺寸效应,本文结合版图设计给出了如何减小这些效应的版图设计策略.版图后的模拟结果表明,在40纳米WC Corner条件下,全定制与半定制的存储器相比,面积减小了88.1％,读出时间减少了20％,平均功耗降低了94.6％.