VHDL语言高级综合子集的确立及实现方法

摘要

越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多法现象不能或不适于进行综合。