0.13um CMOS 500MHz双精度浮点乘法器的设计与优化

摘要

本文探讨了在系统级和模块级提高指令执行的并行度、减小关键路径延时,以提高双精度浮点乘法器的性能的优化方法;在设计中通过异常和特殊值判断逻辑产生后续流水控制信号,消除了后续电路的不必要的操作,降低了双精度浮点乘法器的功耗。