基于SDRAM的海量FIFO设计

摘要

本文介绍了SDRAM的特点和工作原理，提出了—种以FPGA为核心控制器，采用单片SDRAM与FPGA片内高速小容量FIFO实现多通道海量FIFO的设计方法。核心控制器中集成了SDRAM的控制时序与多通道存储控制时序，通过控制器接口可使得对SDRAM的操作如同通用的FIFO一样简单，同时可以实现一片SDRAM向多通道FIFO的转换。核心控制器的同件编程采用Verilog硬件描述语言进行设计，可移植性强，易集成于其它数字系统中。本文介绍的方法已成功地用于4通道PXI串行通讯卡产品设计中。