一种高性能流水线结构FFT的ASIC设计

摘要

针对ASIC实现过程中对资源、面积、实时性的限制,分析了几款流水线FFT处理器芯片算法结构、处理能力，对蝶形运算单元、乘法器、存储器、控制逻辑等资源的需求;重点研究基22单路径延时反馈算法(Radix-22Single Path Delay Fcedback,R22SDF)，对算法公式进行推导，给出流水线结构实现框图，描述主要模块实现流程，针对每级字长、取整或截断处理以及输入/输出字长对于信号量化噪声比(Signal to Quaatization Noise Ratio，SQNR)的影响进行仿真，采用FPGA进行实现;在某项目脉冲压缩中对该算法进行验证，该算法资源需求最小、实时性高，适合ASIC实现。